På Ars Technica har man publicerat en mycket intressant artikel som behandlar processorarkitekturen för AMDs Hammer-processorer, Athlon 64 och Opteron.
Artikeln är skriven av Jon “Hannibal” Stokes som har många liknande artiklar på sitt samvete och gör i undertecknades ögon ett mycket bra jobb med att dissekera hammerarkitekturen på ett relativt lättförståligt sätt.
“In my previous work, I’ve looked in some detail at the x86-64 instruction set, but I’ve never talked about the microarchitecture of processors that implement it. The present series of articles fills that gap by taking a close look at the architecture that underlies AMD’s Hammer-based Opteron and Athlon 64 lines. In Part I of this series, we’ll take a look at Hammer’s overall design approach. We’ll also discuss some of the problems with the x86 instruction set that Hammer’s front end is designed to solve, before examining in detail how the processor handles instruction fetching and decoding.”
I artikeln får vi bland annat detaljerad information om Hammer-arkitekturens pipeline design, den integrerade minneskontroller, ja alla de viktiga delarna i Hammerarkitekturen.
Jon passar även på att jämföra med t.ex. en PowerPC och hur den arbetar.
Mycket intressant läsning för den som är intresserad av processorer med andra ord, och hela artikeln går att hitta på Ars Technica.
No active posts found.